高NA已到來(研發階段)、EUV成本、圖形塑形技術市占提升、6×12英寸光罩、金屬氧化物與乾式光阻劑、超高NA / High-NA is Here (for R&D), EUV Cost, Pattern Shaping Gaining Share, 6×12″ Mask, Metal Oxide & Dry Resist, Hyper-NA (SemiAnalysis)

高NA已到來(研發階段)、EUV成本、圖形塑形技術市占提升、6×12英寸光罩、金屬氧化物與乾式光阻劑、超高NA / High-NA is Here (for R&D), EUV Cost, Pattern Shaping Gaining Share, 6×12″ Mask, Metal Oxide & Dry Resist, Hyper-NA (SemiAnalysis)


日期: 2025-04-14

來源: https://semianalysis.com/2025/04/14/spie2025/


引言 (Introduction)

  • 背景概述:本文報導了2025年SPIE先進光刻與圖形技術會議的重要技術進展,特別聚焦於高數值孔徑(High-NA)EUV光刻技術的最新發展。英特爾作為首家採用高NA EUV技術的公司,已安裝兩台ASML的EXE:5000高NA EUV設備,並進行了大量的研發測試。
  • 核心事件:高NA EUV光刻技術已進入實際研發階段,英特爾正在其14A製程節點上評估此技術,同時業界也在討論其成本效益、大型光罩技術,以及金屬氧化物光阻劑等配套技術的發展。
  • 重要性與目的:作為「世界上最重要的機器」,EUV光刻機的技術進步直接影響半導體產業的發展路線圖。本文深入剖析高NA EUV技術的製造就緒度、成像結果、成本效益,以及相關的光罩和光阻劑技術,這些都將決定未來半導體製程的發展方向。
  • 關鍵摘要:高NA EUV技術雖然技術上已取得重大進展,但其成本效益仍存在爭議,只有在替代三次以上低NA曝光的特定關鍵層才具有成本優勢;同時,6×12英寸大型光罩技術可能是提高高NA EUV經濟性的關鍵。

主要內容分析 (Main Content Analysis)

  • 高NA EUV技術的製造就緒度與英特爾的先行者策略
  • 關鍵事實與論點:
  • 英特爾已安裝兩台完整的高NA EUV設備,累計曝光了30,000片晶圓,處於評估該技術在製造環境中可行性的最佳位置
  • 英特爾與ASML採用了前所未有的方法:首台高NA設備跳過了ASML工廠的整合測試,直接在英特爾進行首次完整測試
  • 英特爾開發了新穎的OPC(光學接近校正)模型校準方法,無需真實晶圓數據,而是使用模擬和低NA曝光的組合進行校準
  • 英特爾聲明其兩台高NA EUV系統已「投入生產」,但這意味著在已驗證的製程上運行測試晶圓,而非運行商業產品
  • 圖表資訊處理:
  • 英特爾的路線圖顯示高NA EUV技術被定位為其14A節點的關鍵技術,雖然他們表示14A節點僅使用低NA也是可行的
  • SEM圖像展示了高NA單次曝光後的1x金屬佈線圖形,展示了其圖形品質和製程窗口
  • 深入分析:
  • 英特爾在高NA EUV技術上的大膽投資代表了一種技術領先策略,希望通過早期學習獲得競爭優勢
  • 英特爾的並行開發方法(同時開發光阻、蝕刻、OPC和光罩)顯示了其加速技術採用的決心,這是前所未有的
  • 英特爾可能正在使用18A節點作為基準,通過替換一個或多個關鍵層的低NA為高NA來進行實驗,這為14A節點的開發提供了寶貴的反饋
  • 英特爾的高NA「投產」聲明應謹慎解讀,這更多是一個技術里程碑而非商業量產的標誌
  • 高NA EUV的成像結果與成本效益分析
  • 關鍵事實與論點:
  • 高NA EUV工具的光源功率達到目標的110%,這是新EUV系統首次超過初始目標(相比之下,NXE:3300開發工具僅達到15%,NXE:3400B生產系統達到50%)
  • 可靠性達到85%,顯著優於此開發階段的任何先前系統
  • 對準精度印象深刻,與低NA工具對準達到0.6nm,這使晶片製造商在工具選擇上具有靈活性
  • IBM的成本分析顯示,四掩模SALELE製程比單次高NA曝光貴1.7-2.1倍,但單次高NA曝光成本約為單次低NA曝光的2.5倍
  • 圖表資訊處理:
  • IBM的圖表比較了不同層(金屬層、接觸孔等)使用高NA單次曝光與低NA多次曝光的效益
  • 英特爾展示的製程窗口數據顯示高NA EUV可以達到與成熟的低NA多重曝光製程相當的良率
  • 深入分析:
  • 高NA EUV的成本效益分析顯示,只有在替代三次或更多低NA曝光時才具有成本優勢,這限制了其在14A節點的應用範圍
  • 在14A節點,高NA僅在少數金屬層(替代三次曝光)提供成本優勢,而在其他層僅提供設計靈活性和製程簡化
  • 英特爾提到SALELE製程約需40個製程步驟,而高NA單次曝光仍需要相當數量的步驟,這表明高NA並非全面簡化製程
  • IBM的數據確認了業界模型:高NA對低NA雙重曝光的成本效益並不明顯,這可能影響其在某些層的採用決策
  • 6×12英寸大型光罩技術與未來發展
  • 關鍵事實與論點:
  • 英特爾呼籲開發6×12英寸光罩,這是長期以來6×6英寸行業標準的兩倍大小
  • 大型光罩可將掃描儀生產力提高23-50%,並解決高NA場拼接問題
  • ASML表示「生態系統正在進展」,「影響研究正在進行中」,可能在「下一個十年初期」引入
  • 這一變化並非微小調整,需要重建所有工具:空白製造、光阻塗覆、電子束寫入、光罩清潔、晶圓廠處理等
  • 圖表資訊處理:
  • 英特爾的概念圖展示了6×12英寸光罩如何改善吞吐量並消除高NA場拼接問題
  • ASML的演示確認了考慮大型光罩的可能性,但時間表顯然超出了14A節點的擴展
  • 深入分析:
  • 大型光罩技術代表了一個可能的轉折點,能夠顯著提高高NA EUV的經濟性,使其在更多層上具有成本優勢
  • 6×12英寸光罩與ASML的核心EUV系統策略存在衝突,後者希望在NXE、EXE和未來超高NA系統上使用通用平台
  • 從ASML的經濟利益來看,開發大型光罩工具可能不是優先事項,因為銷售兩台常規光罩高NA掃描儀可能比單台大型光罩工具帶來更多收入
  • 這種轉變相當於從200mm晶圓轉向300mm晶圓(回顧十年前嘗試轉向450mm失敗),顯示了其技術和經濟上的挑戰
  • 金屬氧化物光阻劑與乾濕技術之爭
  • 關鍵事實與論點:
  • 金屬氧化物光阻劑(MOR)在高NA EUV時代終於迎來了其應用時機
  • MOR提供更好的解析度-線寬粗糙度-靈敏度(RLS)性能,特別是在靈敏度和線寬粗糙度方面的改進
  • 高NA掃描儀的焦深非常小,需要非常薄的光阻膜,而薄的MOR光阻提供比薄的CAR(化學放大光阻)更好的蝕刻選擇性
  • 業界正在爭論MOR應採用濕式還是乾式應用和顯影,東京電子(TEL)是濕式塗覆和濕式顯影的現有供應商,而Lam則嘗試以乾式光阻沉積和蝕刻顯影搶佔市場份額
  • 圖表資訊處理:
  • 圖表展示了焦深與光阻厚度之間的關係,隨著數值孔徑增加,焦深按平方減小,導致需要更薄的光阻膜
  • RLS權衡概念圖展示了光阻性能的三個關鍵指標之間的相互關係
  • 深入分析:
  • MOR的採用時機可能與高NA EUV的經濟採用時機一致,預計在A10製程(約2個節點後)
  • 對於通孔等緊密圖形,轉折點似乎在30nm節距範圍內,這與A10製程的預期相符
  • MOR的採用將是一個重大的技術平台轉變,需要整個行業的動力才能觸發廣泛採用
  • TEL與Lam之間的競爭將決定光阻技術的未來發展方向,這不僅關係到技術性能,還涉及整個光刻單元的工具配置

多元觀點 / 潛在爭議 (Multiple Perspectives / Potential Controversies)

  • 文章中存在關於高NA EUV技術經濟性的爭議觀點。一方面,英特爾積極推動高NA在14A節點的採用;另一方面,IBM的數據顯示高NA僅在替代三次以上低NA曝光時才具有成本優勢。
  • 關於拼接晶片的可行性存在不同看法。英特爾和ASML宣稱高NA對拼接場沒有懲罰,但文章質疑無晶圓客戶是否會接受拼接的晶片,並指出在拼接區域可能至少會有設計規則限制。
  • 6×12英寸大型光罩技術的時間表和可行性也存在爭議。雖然英特爾大力呼籲,ASML也承認其可能性,但ASML的時間表顯示這可能要到「下一個十年初期」才能實現,這與14A節點的擴展不符。

對投資方面的影響 (Investment Impact)

  • 影響分析:
  • 對ASML的短期影響可能是正面的,因為高NA EUV設備單價高達4億美元,幾乎是低NA系統的兩倍,這將提高其平均售價和收入
  • 對英特爾的中長期影響可能是混合的:如果高NA技術在14A節點成功採用,可能提升其技術競爭力;但如果成本效益不如預期,可能影響其產品定價競爭力
  • 對光阻劑供應商(如JSR、東京應化、信越化學等)的影響將取決於金屬氧化物光阻劑的採用速度,這可能重塑市場格局
  • 東京電子(TEL)和Lam Research在光阻應用技術上的競爭將影響其在高NA EUV時代的市場份額
  • 機會與風險:
  • 投資機會:ASML作為唯一的高NA EUV設備供應商,處於壟斷地位;成功開發金屬氧化物光阻劑的公司可能獲得市場份額;能夠提供配套蝕刻和圖形塑形技術的設備商(如應用材料)也將受益
  • 主要風險:高NA EUV技術的採用可能比預期慢,特別是如果成本效益不明顯;6×12英寸光罩技術的延遲可能影響高NA的經濟性;技術平台轉變(如MOR光阻)可能面臨意外挑戰
  • 應對策略思考:
  • 投資者應密切關注英特爾14A節點的開發進度和高NA EUV的實際採用情況
  • 觀察TSMC和三星在高NA EUV採用上的策略和時間表,這可能與英特爾不同
  • 關注6×12英寸光罩技術的發展進度,這可能是提高高NA EUV經濟性的關鍵
  • 評估光阻劑市場的變化,特別是金屬氧化物光阻劑供應商的市場份額變化
  • 請強調:此處僅為基於新聞內容的邏輯推演與分析,不構成任何具體的投資建議。

結論 (Conclusion)

  • 核心訊息回顧:高NA EUV技術已進入實際研發階段,但其成本效益仍存在爭議,只有在特定關鍵層才具有明顯優勢;6×12英寸大型光罩技術可能是提高其經濟性的關鍵。
  • 綜合評估:高NA EUV技術代表了半導體製造的重要進步,但其採用路徑可能比業界預期的更為複雜和漸進。英特爾的積極採用策略與成本效益分析之間存在張力,這可能導致高NA技術在14A節點的有限採用,而在後續節點(如10A)才全面展開。
  • 未來展望 / 後續關注點:值得關注的是英特爾14A節點的實際高NA採用情況、TSMC和三星的高NA採用時間表、6×12英寸光罩技術的發展進度,以及金屬氧化物光阻劑與乾濕技術之爭的結果。這些發展將塑造半導體製造的未來路線圖,並可能重新定義設備和材料供應鏈的競爭格局。

免責聲明:本文內容由 AI 輔助整理與摘要,僅供參考,請查閱原始來源獲取完整資訊。

留言

這個網誌中的熱門文章

美國與英國達成協議,標誌10%關稅成為全球新基準 / With U.K. Deal, U.S. Signals That 10% Tariff on World Is New Baseline (華爾街日報)

2025年4月美國對華關稅行動分析:對等關稅、豁免與科技產品影響評估

AI正在推動全天候經濟發展,企業需要加快步伐 / AI Is Enabling an Always-On Economy. Companies Need to Pick Up the Pace. (華爾街日報)